low power design1 Clock gating 우선 clock gating이란 F/F에 들어가는 Clock을 제어하는 방법이라고 볼 수 있는데 사용자가 해당 모듈을 사용하지 않을 경우에는 clock을 주지 않는 것이다. 이렇게 되면 F/F은 그냥 현재 값을 유지하는 상태가 될 것이고, 사용하지 않을때는 data가 뭐가 출력이되도 상관이 없다면 이로인해 power 측면에서 이득을 볼 수가 있게 되는 것이다. 그래서 구글링을 해서 찾아본 power에 관한 수식은 아래와 같고 이걸보면 static과 dynamic으로 나뉘는데 내가 일하고 있는 front-end에서는 dynamic 쪽을 RTL 설계 당시에 반영하여 줄일수 있는데 이를 또 구글링해서 찾아보면 이렇게 회로도로 간략하게 보이는데 F/F에 enable 조건만 잘 맞춰주면 clo.. 2020. 10. 14. 이전 1 다음
